您好,欢迎来到达州工业云! 平台首页 企业驾驶舱 帮助中心 企业登录 企业注册

HI,欢迎使用达州工业云平台!

账号必须大于2位

创新资源平台
服务平台首页>专利库>专利详情

基于超低功率CMOS的生物传感器电路

  • 申请号:CN201180005322.X 申请公布号: CN102695952A
  • 申请日: 2011-01-03 申请公布日: 2012-09-26
  • 申请(专利权)人: 专利代理机构: 北京市中咨律师事务所
  • 分类号:G01N27/403

专利介绍

一种被配置为识别具有电荷的材料的装置,所述装置包括:反相增益放大器,其包含第一场效应晶体管(FET)并且所述第一FET耦合到第二FET;其中所述第一FET的栅极被配置为读出所述电荷,并且所述放大器的输出提供所述电荷的测量以识别所述材料。
1.一种被配置为识别具有电荷的材料的装置,所述装置包括:反相增益放大器,其包含第一场效应晶体管(FET)并且所述第一FET耦合到第二FET;其中所述第一FET的栅极被配置为读出所述电荷,并且所述放大器的输出提供所述电荷的测量以识别所述材料。
2.如权利要求1中所述的装置,其中所述材料是生物分子。
3.如权利要求1中所述的装置,其中所述第一FET是n型FET而所述第二FET是p型FET。
4.如权利要求3中所述的装置,其中所述第一FET被偏压在所述第一FET的电压阈值以下。
5.如权利要求3中所述的装置,其中在这样的节点处将所述第一FET的漏极耦合到所述第二FET的漏极:所述节点处的电压提供所述输出。
6.如权利要求5中所述的装置,其中所述第二FET的源极耦合到第一电源。
7.如权利要求6中所述的装置,还包括第三FET,所述第三FET布置在所述第二FET的栅极与所述第一电源之间并被配置为关断所述第二FET。
8.如权利要求6中所述的装置,其中将所述输出提供给被配置为接收所述输出的读出线。
9.如权利要求8中所述的装置,还包括为n型的第三FET,所述第三FET布置在所述节点与所述读出线之间并且漏极耦合到所述节点而源极耦合到所述读出线,所述第三FET被配置为接收来自选择电路的信号以使能将所述输出发送到所述读出线。
10.如权利要求9中所述的装置,还包括为p型的第四FET,所述第四FET布置在所述节点与所述读出线之间并且漏极耦合到所述节点而源极耦合到所述读出线,所述第四FET被配置为接收来自所述选择电路的所述信号以使能将所述输出发送到所述读出线。
11.如权利要求10中所述的装置,还包括布置在所述节点与所述第三FET和所述第四FET的漏极之间的放大和解耦电路。
12.如权利要求11中所述的装置,其中所述放大和解耦电路包括:为n型的第五FET和为p型的第六FET,所述第五FET和所述第六FET的栅极均耦合到所述第一节点并且漏极均耦合到第二节点;以及为n型的第七FET和为p型的第八FET,所述第七FET和所述第八FET的栅极和漏极均耦合到所述第二节点;其中所述第二节点耦合到所述第三FET和所述第四FET的漏极。
13.如权利要求12中所述的装置,其中所述第六FET的源极和所述第八FET的源极耦合到第二电源。
14.如权利要求1中所述的装置,还包括传感器单元阵列,其中每个传感器单元均被配置为识别所述材料并包含所述反相增益放大器。
15.如权利要求14中所述的装置,其中所述传感器单元阵列内置在一个CMOS器件中。
16.如权利要求14中所述的装置,还包括被配置为从所述阵列中的每个传感器单元获得所述电荷的测量的行选择电路和列多路复用电路。
17.如权利要求1中所述的装置,其中从包括鳍式FET和金属氧化物半导体(MOSFET)的组来选择所述第一FET。
18.一种用于识别具有电荷的材料的方法,所述方法包括:使用第一场效应晶体管(FET)的栅极读出所述电荷,所述第一FET和第二FET形成反相增益放大器电路,所述反相增益放大器电路具有提供所述电荷的测量的输出;以及使用所述反相增益放大器电路测量所述电荷以识别所述材料。
19.如权利要求18中所述的方法,其中测量包括将所测量的电荷与基准材料电荷相比较以识别所述材料。
20.如权利要求18中所述的方法,还包括在所述栅极处没有电荷的情况下校准所述第一FET以提供校准基准。
21.如权利要求18中所述的方法,还包括使用传感器单元阵列测量所述电荷,每个传感器单元均包括所述反相增益放大器电路。
22.一种包括机器可执行指令的非临时性机器可读介质,所述机器可执行指令用于通过实现一种方法来识别具有电荷的材料,所述方法包括:使用第一场效应晶体管(FET)的栅极读出所述电荷,所述第一FET和第二FET形成反相增益放大器电路,所述反相增益放大器电路具有提供所述电荷的测量的输出;以及使用所述反相增益放大器电路测量所述电荷以识别所述材料;以及存储所述测量、分析所述测量以及向用户呈现所述测量中的至少一个。
背景技术
本发明一般地涉及感测生物分子,更具体地说,涉及使用基于场效应晶体管的传感器使生物分子的检测自动化的电子电路。生物分子(可能包括蛋白质或病毒)在许多疾病中起着重要作用。因此,生物分子识别是实现改进和具有成本效益的疾病诊断和治疗所必不可少的。用于检测生物分子的常规技术包括荧光或放射性标记以及膜片钳。遗憾的是,这些常规技术是劳动密集型的并且成本高昂,从而减少了在这些技术更具成本效益的情况下可能获得帮助的患者的数量。因此,需要改进的技术以检测生物分子。更具体地说,改进的技术需要比常规技术劳动密集程度低并且成本低。
发明内容
通过提供一种被配置为识别具有电荷的材料的装置而克服现有技术的缺点并提供其他优点,所述装置具有:反相增益放大器,其包含第一场效应晶体管(FET)并且所述第一FET耦合到第二FET;其中所述第一FET的栅极被配置为读出所述电荷,并且所述放大器的输出提供所述电荷的测量以识别所述材料。还披露了一种用于识别具有电荷的材料的方法,所述方法包括:使用第一场效应晶体管(FET)的栅极读出所述电荷,所述第一FET和第二FET形成反相增益放大器电路,所述反相增益放大器电路具有提供所述电荷的测量的输出;以及使用所述反相增益放大器电路测量所述电荷以识别所述材料。还披露了一种包括机器可执行指令的非临时性机器可读介质,所述机器可执行指令用于通过实现一种方法来识别具有电荷的材料,所述方法包括:使用第一场效应晶体管(FET)的栅极读出所述电荷,所述第一FET和第二FET形成反相增益放大器电路,所述反相增益放大器电路具有提供所述电荷的测量的输出;以及使用所述反相增益放大器电路测量所述电荷以识别所述材料;以及存储所述测量、分析所述测量以及向用户呈现所述测量中的至少一个。在此还描述和要求保护对应于上述方法的系统和计算机程序产品。通过本发明的技术实现了其他特性和优点。在此详细描述了本发明的其他实施例和方面并将其视为所要求保护的发明的一部分。为了更好地理解本发明的优点和特性,请参考说明书和附图。
附图说明
在说明书结尾处的权利要求中具体指出并明确要求保护被视为本发明的主题。从下面结合附图的详细说明,本发明的上述和其他目标、特性和优点是显而易见的,其中相同元素具有相同编号,这些附图是:图1示出了传感器单元阵列的一个示例性实施例;图2示出了被配置为感测生物分子的场效应晶体管(FET)的一个示例性实施例;图3示出了包括传感器FET的反相增益放大器电路的示意图;图4示出了反相增益放大器电路的反相增益特性的各方面;图5示出了具有被配置为在将反相增益放大器电路的输出耦合到读出线的组件中具有低电阻的电路的传感器单元的各方面;图6示出了被配置为关断未被选择用于获得测量的传感器单元10中的FET的电路的各方面;图7示出了具有与反相增益放大器电路中的p型FET的源极串联布置的p型FET并被配置为使反相增益放大器电路去激励的电路的各方面;图8示出了具有与反相增益放大器电路中的传感器FET的源极串联布置的n型FET并被配置为使反相增益放大器电路去激励的电路的各方面;图9示出了被配置为对来自VSENSE线的测量信号进行解耦和放大并且还在将VX信号传输到VSENSE线之前在范围△VGN内对VX信号进行线性放大的放大和解耦电路的各方面;图10示出了反相增益放大器的输出对传感器FET的栅极电压的图;图11和12示出了用于中断到反相增益放大器的电流路径的实施例;图13示出传感器FET的栅极电压的偏压点对应于反相增益放大器电路中的传感器FET和另一FET的电压阈值变化的移动;以及图14提供了用于识别具有关联电荷的生物分子的方法的一个实例。
具体实施方式
披露了改进的技术以感测或检测生物分子,在此术语感测和检测可互换使用。包括装置和方法的所述技术需要使用场效应晶体管(FET)作为传感器以感测生物分子。所述技术提供使用FET传感器使生物分子的检测并因此识别自动化的电路的实施例。此外,所述技术需要使用标准互补金属氧化物半导体(CMOS)技术制造自动化的感测平台。因此,自动化的检测和标准制造技术提供高效和具有成本效益的生物分子检测。使用传感器单元阵列检测生物分子,其中每个传感器单元包括至少一个FET传感器和关联的电路以放大来自FET传感器的信号。所述信号(例如,电压读数)用于检测生物分子。此外,可以提供电路以从特定传感器单元中选择读数(即,信号)并用于节省电力。使用传感器单元阵列具有至少两个优点。一个优点是可以使用一个传感器读数确认或验证来自另一传感器单元的读数。另一个优点是特定传感器单元可具有针对检测特定类型的生物分子而优化的FET传感器。现在参考图1。图1示出了传感器单元10的阵列的一个示例性实施例。每个传感器单元10被配置为感测生物分子并提供可以用于检测生物分子的信号(例如,电压读数)。图1的实施例中的传感器单元10的阵列是矩阵排列,其中通过行编号和列编号限定每个单元10。在图1的实施例中,行选择电路11被配置为通过激励选定行中的每个传感器单元10来选择要读取的一行单元10。列多路复用电路12被配置为从每个列中的一个单元10读取信号。因此,通过选择行,列多路复用电路12将读取此行中的每个单元10。仍然参考图1,每个单元10的已放大信号或电压读数称为VSENSE。将VSENSE发送到相对长的互连线以在阵列外部传输以供进一步处理。VSENSE可以在传感器单元10的外部再次放大,然后通过模数转换器(ADC)13转换为数字信号。在一个实施例中,ADC的数量可以与行中的传感器单元10同样多,以便来自每个行的所有VSENSE输出可以同时转换为数字信号。在另一个实施例中,可以具有更少的ADC。使用更少的ADC需要使用列多路复用电路按顺序选择VSENSE信号。这将花费更多的时间来执行模数转换,但优点是将在半导体芯片上需要更少的区域。现在参考图2。图2示出了被配置为感测生物分子21的FETxa020的一个示例性实施例。图2的实施例中的FETxa020是鳍式FET,其具有覆盖有栅极电介质23的鳍22。栅极电介质23的一个非限制性实施例是SiO2/HfO2。栅极电介质23覆盖有被配置为粘附生物分子21的栅极表面材料24。FETxa020没有常规顶栅。电解质25包围栅极表面材料24并充当顶栅。鳍22和栅极电介质23位于掩埋氧化物(BOX)层26的顶部,掩埋氧化物层26位于硅层27的顶部,硅层27是FETxa020的背栅。FETxa020的漏极电流在亚阈值范围内工作。为了感测生物分子21,生物分子21粘附到栅极表面材料24并将电荷转移到栅极电介质23。栅极电介质23处的电荷影响漏极电流,漏极电流又影响FETxa020的漏-源电压。所测量的漏-源电压为VSENSE。因为每个不同的生物分子21通常具有唯一的电荷,所以可以使用VSENSE测量来识别所检测的特定生物分子21。使用FETxa020感测生物分子21的优点是FETxa020对生物分子21的电荷具有高灵敏度。高灵敏度由较小的亚阈值斜率产生,使得栅极电压中的较小变化导致漏极电流中的较大变化,从而导致漏-源电压(即,VSENSE)中的较大变化。与非鳍式FET相比,鳍式FET中的栅极电介质23的较大表面面积导致改进的响应时间。用作FETxa020的鳍式FET可以具有单个鳍或鳍阵列以进一步增大栅极电介质23的表面面积。虽然图2的实施例示出了鳍式FET,但也可以使用其他类型的FET来检测生物分子21。FETxa020通常使用互补金属氧化物半导体(CMOS)技术实现。现在参考图3。图3示出了反相增益放大器电路30的示意图。反相增益放大器电路30包括作为用于感测生物分子21的传感器的FETxa020。在图3的实施例中,FETxa020是n型FET并标为FETxa0N1。FETxa0N1与p型FET(FETxa0P1)串联耦合。也就是说,FETxa0N1的漏极耦合到FETxa0P1的漏极,FETxa0P1的源极耦合到标为VDD1并提供电压VDD1的电源。FETxa0N1和FETP1共同形成反相增益放大器电路30。此外,另一个n型FET(FETxa0N2)将FETxa0N1的输出Vx(与生物分子21的所检测电荷相关)传输到VSENSE线31。在VSENSE线31处读取的电压称为VSENSE。在图3的实施例中,VSENSE线31在传感器单元10的外部。FETxa0N2被配置为从行选择电路11接收“行选择”信号(即,row_sel),以便当激励FETxa0N2的栅极(即,设置为VDD1)时,输出电压Vx被耦合到VSENSE线31。当FETxa0N2“导通(ON)”时,VSENSE通常变得与Vx相同。现在参考图4。图4示出了反相增益放大器电路30的反相增益特性的各方面。图示了放大器电路30的输出与FETxa0N1的栅极电压VGN之间关系曲线。读出FETxa0N1被加偏压以在亚阈值范围内工作,使得0GNT,N1。p型FETxa0P1被加偏压工作,使得VGP≤VDD1-VT,P1,其中VT,P1是p型FETxa0P1的阈值。如果FETxa0N1的栅极电压VGN增大,则电压Vx将根据图4中的曲线中的工作区域的斜率而降低。类似地,如果FETxa0N1的栅极电压VGN降低,则电压Vx将根据此曲线中的工作区域的斜率而增加。由于FETxa0N1的高灵敏度,所以VGN中的较小变化通常将导致Vx中的较大变化。现在参考图5。图5示出了具有被配置为在将Vx耦合到VSENSE线的组件中具有低电阻的电路的传感器单元10的各方面。在图5的电路中,p型FET(FETxa0N2)与FETxa0P2并联布置,使得FETxa0N2的栅极耦合到行选择信号的互补信号(complement)。此配置将广泛的Vx值传输到VSENSE线。但要指出的是,此配置也将增加未被选择以供读取的传感器单元10中的泄漏。在未选择的传感器单元10中,在VDD1与地GND之间存在电流路径。这可以导致传感器单元10的电力消耗,即使单元10未被存取以供读取。在此披露了克服此电力消耗的技术的三个实例,如参考图6、7和8描述的那样。现在参考图6。图6示出了被配置为关断未被选择以供读取的传感器单元10中的FETxa0P1的电路的各方面。图6中的电路包括p型FET(FETxa0P8),其布置在VDD1与阵列行中的所有P1xa0FET的栅极之间。此外,n型FETxa0N9和p型FETxa0P9并联连接,使得它们的漏极连接在一起并连接到VGP,它们的源极连接到阵列行中的所有P1xa0FET的栅极。FETxa0P8和FETxa0N9的栅极连接到行使能信号“row_sel”。FETxa0P9的栅极连接到“row_sel”信号的互补信号。此电路对于行中的所有传感器单元10而言是公共的。行中的所有传感器单元10均具有公共VGP。在未选择的传感器单元10中,行选择将为“0”,因此FETxa0P8将导通,从而将行中的所有P1xa0FET的栅极连接到到VDD1。因此,在所有未选择的传感器单元10中,FETxa0P1将关断以停止VDD1到GND的路径中的电流流动。在所选择的行中,FETxa0P8将关断而FETxa0P9和FETxa0N9将导通,以便将行中的所有P1FET的栅极连接到VGP。现在参考图7。图7示出了具有与FETxa0P1串联布置(即,在电源VDD1与FETxa0P1的源极之间)的p型FET(FETxa0P3)的电路的各方面。当未选择行时(即,当行选择信号为低时),FETxa0P3将关断,因此停止VDD1到GND的路径中的电流流动。现在参考图8。图8示出了具有与FETxa0N1串联布置(即,在FETxa0N1的源极与地GND之间)的n型FET(FETxa0N3)的电路的各方面。当未选择行时(即,当行选择信号为低时),FETxa0N3将关断,因此停止VDD1到GND的路径中的电流流动。参考图1,多个传感器单元10可以连接到公共VSENSE线,从而导致VSENSE线很长,因而具有相对较大的电阻和电容。在任何给定时间,只有一个选定传感器单元10可将测量传输到VSENSE线,而其他未选择的传感器单元10中的FETxa0N2(在图3、5、7和8中示出)将关断。由于FETxa0N1和FETxa0P1在亚阈值范围内而非在深度饱和(当VGN=VDD1且VGP=0时发生)中工作,所以通过FETxa0N1和FETxa0P1的电流非常低。因此,通过FETxa0N1和FETxa0P1将Vx信号连接到VSENSE线的连接线的充电和/或放电可使Vx信号产生明显的噪声。此外,充电和/或放电可以导致使传输到VSENSE线的Vx信号稳定所花费的时间增加。为了防止噪声并减少稳定时间,披露了一种布置在连接线中的放大和解耦电路。现在参考图9。图9示出了对来自VSENSE线的Vx信号进行解耦并且还在将VX信号传输到VSENSE线之前在范围△VGN内对VX信号进行线性放大的放大和解耦电路90的各方面。放大和解耦电路90包括n型FET(FETN4和FETxa0N5)和p型FET(FETxa0P4和FETxa0P5)。如图9中所示,FETxa0N4、N5、P4和P5配置为在(1)反相增益放大器电路30中提供VX信号的节点和(2)VSENSE线之间。要指出的是,FETxa0N4和FETxa0P4采用反相器配置,VX信号作为输入而VSENSE作为输出。FETxa0N5和FETxa0P5是反馈晶体管。在另一个实施例中,可以使用具有单独背栅控制的多栅极FET(例如鳍式FET)代替单栅极FET以形成放大和解耦电路90。可以使用单个多栅极FET代替FETxa0N4和FETxa0N5,且将FETxa0N5作为背栅。类似地,可以使用单个多栅极FET代替FETxa0P4和FETxa0P5,且将FETxa0P5作为背栅。如图9中所示,放大和解耦电路90耦合到单独的电源VDD2(具有电压VDD2)以便针对VSENSE获得所需的电压范围。反相增益放大器电路30基于VX中的变化(由VGN中的变化引起)。当在为△VGN的给定范围内△VX/△VGN是确定的函数时,由VGN中的变化引起的VX中的变化可被确定性地相关。当FETxa0N1和FETxa0P1形成反相增益电路时,在偏压点附近(即,在如图4中所示的选定VGN值处)增益很高。VGN的放大是有利的,但放大会限制△VGN值的范围,因为针对低或高的VGN值产生VX饱和。优选的是在整个△VGN值范围内△VX和△VGN之间具有相关性。现在参考图10。图10示出了VSENSE和VX相对VGN的图。要指出的是,线性化电路在从偏压点开始的广泛△VGN范围内,导致VSENSE和VGN之间的线性相关性。图10还示出了在具有和没有反馈FETxa0N5和P5的情况下的VSENSE图。在没有反馈的情况下,反相增益放大器电路30的输出具有很高的放大,从而VGN中的较小变化可能导致VSENSE中的较大变化。因此,VSENSE可以由于VGN中的较大变化而饱和。这种饱和可能性限制了VGN的工作区域,因此需要反馈来检测VGN中的较大变化(由生物分子21的电荷的较大变化引起)。为了降低放大器和解耦电路90中的电力消耗,可以中断如图9中所示的电源VDD2与GND之间的电流路径。图11示出了用于通过在电源VDD2与FETxa0P4和P5的源极之间布置p型FET(FETxa0P6)来中断电流路径的一个实施例。图12示出了用于通过在FETxa0N4和N5的源极与地之间布置n型FET(FETxa0N6)来中断电流路径的另一个实施例。放大和解耦电路(可以包括电流中断电路)可以在每个传感器单元10中实现,或者备选地,通过与列中的传感器单元10共享电路90来实现。在共享实施例中,放大和解耦电路90耦合在图1中示出的VSENSE线与列多路复用电路12之间,以减少每个传感器单元10所需的区域。接下来讨论用于减少制造相关变化的传感器校准。由于用于制造传感器单元10的阵列的半导体芯片中的制造缺陷,生物感测单元10中的FET可能没有所需的栅极长度、宽度、阈值电压等。因此,VSENSE到△VGN的制造前校准可能不准确。因此,披露了每个传感器单元10的制造后校准。可以通过以下方式实现制造后校准。第一,根据制造前分析选择VGN。第二,在已制造的芯片中,针对每个传感器单元10施加VGN并测量VSENSE(称为V0SENSE)。要指出的是,此校准测量中不存在生物分子21。V0SENSE是转换为数字信号的模拟电压信号,所述数字信号可以存储在集成到芯片上或在外部连接到芯片的常规半导体存储器中。对于每个传感器单元10,所存储的V0SENSE数字值将用作该传感器单元10执行的未来测量的基准点。第三,在实际读出应用期间,所测量的VSENSE数字值将与原始存储的V0SENSE值有关。此校准技术不需要硬件的任何改变。因此,在快速校准(即,测量V0SENSE)之后,可以针对不同种类的生物分子21重复使用同一硬件。接下来讨论用于测试可能需要不同偏压点(VGN)的各种生物分子21的传感器调整。读出FETxa0N1的工作范围取决于偏压点VGN的选择。当粘附到FETxa0N1的栅极时,生物分子21不应遇到由VGN引起的任何阻力。如果不同的生物分子21需要不同的偏压点(即,VGN值),则可以确定类似的±△VGN值。这可以通过动态地控制FETxa0N1和P1的阈值电压VT来实现。图13示出了偏压点VGN随FETxa0N1和P1的VT的变化的移动。可以通过随衬底接触改变FETxa0N1和P1(即,单栅极FET)的衬底偏压来获得此△VT,N1,P1。在诸如鳍式FET之类的多栅极FET中,可以通过控制这些FET的背(或第二)栅处的偏压来动态修改VT。图14提供了用于识别具有关联电荷的生物分子21的方法140的一个实例。方法140需要(步骤141)使用FETxa020的栅极电介质23读出生物分子21的电荷。FETxa020和另一个FET被配置为形成反相增益放大器电路30。此外,方法140需要(步骤142)使用所述反相增益放大器电路测量栅极处的电荷以识别生物分子21。虽然上面提供的方法140和讨论针对识别生物分子21,但可以识别具有可以粘附到栅极电介质23的电荷的任何材料。通常,使用具有不同电荷的不同生物分子21和材料的测试和/或分析来确定与每个测试生物分子21/材料关联的基准电荷。因此,通过将所测量的电荷与基准电荷相比较,可以识别生物分子21/材料。在一个实施例中,传感器10的阵列可以内置在一个CMOS器件或半导体“芯片”中以降低生产成本并提高可靠性。此外,与传感器10的阵列一起使用的其他组件(例如,行选择电路11、列多路复用电路12和ADC13)也可以内置在同一CMOS器件中。本发明的能力可以以软件、固件、硬件或其某种组合实现。作为一个实例,本发明的一个或多个方面可以包括在例如具有计算机可用介质的制品(例如,一个或多个计算机程序产品)中。所述介质中包含例如用于提供和促进本发明的能力的计算机可读程序代码装置。所述制品可以包括为计算机系统的一部分或单独销售。此外,可以提供至少一个程序存储设备,所述程序存储设备可由机器读取并有形地包含可由所述机器执行以执行本发明的能力的至少一个指令程序。为了支持此处的教导,可以使用包括数字和/或模拟系统的各种分析组件。所述系统可以具有诸如处理器、存储介质、存储器、输入、输出、通信链路、用户接口(例如,打印机或显示器)、软件程序、信号处理器(数字或模拟)之类的组件以及其他此类组件(例如电阻器、电容器、电感器等),以便以本领域公知的多种方式中的任一种提供在此披露的装置和方法的操作和分析。将认识到,这些教导可以(但不是必须)结合存储在计算机可读介质上的一组计算机可执行指令实现,所述计算机可读介质包括存储器(ROM、RAM)、光介质(CD-ROM)或磁介质(磁盘、硬盘驱动器),或执行时使计算机实现本发明的方法的任何其他类型的介质。除了本公开中描述的功能之外,这些指令还可以提供设备操作、控制、数据收集和分析,以及系统设计人员、所有者、用户或其他此类人员认为相关的其他功能。在此示出的流程图仅是实例。其中描述的这些图或步骤(或操作)可以具有许多变型而不偏离本发明的精神。例如,可以按不同的顺序执行所述步骤,或者可以添加、删除或修改所述步骤。所有这些变型均被视为所要求保护的发明的一部分。通过冠词“一”或“一个”引入实施例的元素。所述冠词旨在表示具有一个或多个元素。术语“包括”和“具有”旨在是包含性的,以便可以具有所列出元素之外的其他元素。连词“或”在与包括至少两个术语的列表一起使用时,旨在表示任何术语或术语组合。术语“第一”、“第二”、“第三”等用于区分元素而非用于表示特定顺序。术语“耦合”涉及一个组件直接耦合到另一个组件或者通过一个或多个中间组件间接耦合到另一个组件。虽然参考一个或多个优选实施例描述了本发明,但本领域的技术人员将理解,可以进行各种变化并且可以用等效物代替其元素而不偏离本发明的范围。此外,可以进行许多修改以使特定情况或材料适合于本发明的教导而不偏离本发明的基本范围。因此,本发明并非旨在被限于作为针对实现本发明构想的最佳模式而披露的特定实施例,而是将包括落入所附权利要求的范围内的所有实施例。